# est Available Copy

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-207792

(43)Date of publication of application: 21.08.1989

(51)Int.CI.

G09G 3/20

(21)Application number: 63-033787

(71)Applicant: DEIKUSHII KK

(22)Date of filing:

16.02.1988 (72)Invent

(72)Inventor: IGARASHI TOYOAKI

KISHI TOMOKATSU YOSHIZAWA TAKAHITO


MORITA MINORU ENDO JOICHI

#### (54) XY MATRIX DISPLAY DEVICE

#### (57)Abstract:

PURPOSE: To easily allow the title device to correspond to external clocks or the like with different formats by providing the device with address counters for counting up external clocks by timing signal generating circuits and generat ing address signals to be supplied to memories.

CONSTITUTION: The address counters 33, 35 are reset by external synchronizing signals, the contents of the counters 33, 35 are counted up by external clocks having frequencies higher than that of the external synchronizing signals, address signals from the counters 33, 35 are supplied to the memories 51, 52, and an internal clock and an internal synchronizing signal are outputted from the memories 51, 52. The internal clock and the internal synchronizing signal are supplied to a driving circuit 20 together with internal display data, the XY matrix display device is driven by the driving circuit 20 and display is executed on the basis of the internal display data. Consequently, the device can be easily allowed to correspond to external clocks or the like with different formats.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

① 特許出願公開

### ⑩ 公 開 特 許 公 報 (A) 平1-207792

⑤Int. Cl. 4

識別記号

庁内整理番号

43公開 平成1年(1989)8月21日

G 09 G 3/20

7335-5C

審査請求 未請求 請求項の数 1 (全11頁)

60発明の名称 XYマトリツクス表示装置

②特 頭 昭63-33787

**20出 願 昭63(1988)2月16日** 

⑫発 明 者 五 十 嵐 豊 明 神奈川県横浜市緑区桂台1-5-5 デイクシー株式会社

内

②発 明 者 岸 智 勝 神奈川県横浜市緑区桂台1-5-5 ディクシー株式会社

内

⑩発 明 者 吉 澤 孝 仁 神奈川県横浜市緑区桂台1-5-5 デイクシー株式会社

内

⑩発 明 者 森 田 稔 神奈川県横浜市緑区桂台1-5-5 デイクシー株式会社

内

⑪出 願 人 デイクシー株式会社

倒代 理 人 弁理士 松隈 秀盛

9代 埋 人 弁埋士 仏 限 芳 盛 最終頁に続く 神奈川県横浜市緑区桂台1-5-5

明 細 書

発明の名称 X Yマトリックス表示装置 特許請求の範囲

X Y マトリックス表示器と、該 X Y マトリックス表示器を駆動する駆動回路と、外部表示データ、外部クロック及び外部同期信号を受けて、上配駆動回路に供給する内部表示データ、内部クロック及び内部同期信号を発生するタイミング信号発生回路とを有する X Y マトリックス表示装置において

上記タイミング信号発生回路は、

上記内部クロック及び内部同期借号の記憶され たメモリと、

上配外部同期信号によってリセットされると共に、該外部同期信号の周波数より高い周波数を有する上配外部クロックによって計数され、上配メモリに供給するアドレス信号を発生するアドレスカウンタとを有することを特徴とするXYマトリックス表示装置。

発明の詳細な説明

#### 〔産業上の利用分野〕

本発明はプラズマ表示装置、エレクトロルミネッセンス表示装置、エレクトロケミカル表示装置、液晶表示装置等に適用して好適なXYマトリックス表示装置に関する。

#### (発明の概要)

実装面積の減少を図ると共に、タイミング信号発生回路の回路変更を伴わずして、容易に、夫々異なる態様の外部クロック及び外部同期信号並びに内部クロック及び内部同期信号に適応させることができるようにしたものである。

#### (従来の技術)

以下に、本発明を適用して好適な従来のプラズマ表示装置について説明する。

先す、第3図を参照して、ブラズマ表示装置に 用いられるプラズマ表示パネルについて説明する。 プラズマ表示パネルには、AC型及びDC型があ るが、この第3図のプラズマ表示パネルはDC型 の場合である。

第3図において、FGPは透明な矩形の前面ガラス板、RGPは矩形の背面ガラス板で、これらは夫々数mmの厚さを有しており、所定間隔をおいて互いに対向せしめられると共に、その周囲が気密に封止されている。この前面ガラス板FGP及び背面ガラス板RGPにて構成される気密空間に

は、Neガス及びArガスの混合ガスが数 1 0 0 又は 2 0 0 ~ 4 5 0 Torrの圧力を以て封入されて いる。

前面ガラス板FGP上には、細い帯状のアノード(X電極)Aが所定間隔を置いて平行に被着されると共に、その隣接するアノードA間にはそれらと平行にバリアリプBRが被着されている。このバリアリプBRは、アノードAの厚さより十分大なる厚さを有する。

又、背面ガラス板RGP上には、後述するカソードKの所定本数毎に対応して夫々設けられたな校のシート状のトリガー電極TG上には絶縁層(誘くでは、このトリガー電極TG上には絶縁層(誘くでは、この絶縁を置して、、なが、のカソード(Y電極) Kが、アクードAと直交し、所定間隔(パリアリブBRの原とに等しい、100~200μm)を置いて対向する如く、所定間隔を置いて平行に被着されている。

トリガー電極TGは、これとカソードK及びア

ノードAとの間にトリガー放電(一種のAC型放電)を起こさせ、これを種火として、アノードA及びカソードK間の放電開始を迅速にし、表示のコントラストを向上させるために設けられたものである。

次に、第3図について説明したようなプラズマ 表示パネルを使用した、 従来の16階調型の可求 表示装置について、 第4図を参照して説明 かって 表示 は 第3図で説明したプラズマ 表示 は 第3図で説明した プラズマ 表示 と で は トリガー 電極の 図示を 省 し に で で は トリガー 電極の 図示を 省 は し と で で な で で は トリガー へ K (400) と に も 4 0 本のアノード A (1) ~ A (640) と が 互 いに 直 交 す る 如 く 配 置 さ れ 、 そ の 各 交 点 の に な な は 4 8 0 の 場合もある。

先ず、タイミング信号発生回路 (22) について説明する。このタイミング信号発生回路 (22) は、ロッジクICにて構成されている。このタイミング信号発生回路 (22) には、このプラズマ

表示装置が接続されるマイクロコンピュータから、CRT制御信号として、第 5 図及び第 6 図に示示人 如く、入力竭子(2 3)に表示デークDTが、入力竭子(2 5)に2 5 k H z の水平 同期信号形が、入力竭子(2 5)に 6 0 H z の水面 間期信号でが夫々入力され、ここでこれらみ で 信号に基づいて第 5 図及び第 6 図に示す如き各種 出力信号(タイミング信号)が形成されて出力され、後に説明する駆動回路(2 0)に供給される。

次に、このクイミング信号発生回路(22)から出力される各種出力信号について説明する。第5 図には、入力信号として、水平同期信号形、ドットクロックDCK及び表示データDTが示されると共に、これら水平同期信号形及びドットクロックDCKを基にして作られた出力信号、即ち、水平周波数のラッチクロックLCK、水平周波数のクリア信号CLh及び水平周波数の15倍の周波数のグレイスケールクロックGCKが示されている。

又、第6図には、入力信号として、垂直同期信号で、水平同期信号で及び水平同期信号で及び水平同期信号で及び水平同期信号で及び水平同期信号で、即ち、中では日子で、即ち、中で、中で、中で、中で、中では図示を省略するが、カソードで、中では図示を省略するが、カソードで、アウトインが信号の位相反転したクロック及びアウトブットでの位相反転した信号も、タイミの信号のにの位相反転した信号も、タイミの作号を生回路(22)から出力される。

次に、第4図に戻って、駆動回路(20)について説明する。この駆動回路(20)はICにて構成されている。先ず、カソード側の回路について説明する。(3)はシリアルイン・パラレルアウトのシフトレジスタで、奇数番目及び偶数番目のカソードに対する夫々200ピットの第1及び第2のシリアルイン・パラレルアウトのシフトレジスタから構成されている。このシフトレジスタ

(3) の第1及び第2のシフトレジスタには、入力端子(4) からのシフトデータ30及びこれと(1/2) 水平周期位相を異にするシフトデータが夫々各別に供給されると共に、入力端子(5) からのカソードクロックで及びその反転クロックによって、シフトデータ30及びこれと(1/2) 水平周期位相を異にするシフトデータが失々シフトされる。

(6) はカソードドライバで、奇数番目及び偶数番目のカソードに対する第1及び第2のカソレドライバから構成される。そして、シフトクから構成が第2のシフトレジススタの夫々順次所定位相ずつずれた1垂直周期にイングの表々200個のカソード走査パルスが、スイイバ (6) の第1及び第2のカソードドライバ(6)によって、カリードド(1)~K(400)が、順次循環的に接

地される。又、出力協子 (27) からのアウトアットイネーブル信号OE及びその反転信号が、カソードドライバ (6) の第1及び第2のカソードドライバに夫々供給される。

次に、アノード側の回路について説明する。
(7) は、640パイト (=640×4ピット)
のシリアルイン・パラレルアウトのシフトレジス
クである。このシフトレジスタ (7) には、入力
端子 (8) から、4ピット、即516階調の表示
データDTが供給されると共に、入力端子 (9)
から、21MH2のドットクロックDCKがデー
タシフトクロックSCKとして供給され、このクロックSCKによって、表示データDTがシフト

シフトレジスタ (7) からの 6 4 0 × 4 ピット の並列データは、ラッチ回路 (1 0) に供給され て、入力端子 (1 1) からのラッチクロック LCKによって、水平周期毎にラッチされる。

このラッチ回路(10)からの640×4 ピットの並列データは、パルス幅カウンタ(15) 及びパルス幅比較回路(14)から構成されるパルス幅変調回路(17)のそのパルス幅比較回路(14)に供給される。このパルス幅比較回路(14)は、640個のパルス発生器を備えている。パルス幅カウンタ(15)には、入力端子(16)から、グレイスケールクロックGCKが供給される。

パルス幅カウンタ(15)及びパルス幅比較回路(14)には、入力竭子(21)からのクリアパルスCLhが供給される。そして、パルス幅カウンタ(15)は、このクリアパルスCLhによってクリアされ、パルス幅比較回路(14)の各パルス発生器は、クリアパルスCLhによってセットされる。

アノードドライバ(12)に、入力強子(21)からのクリアパルスCLvが供給されて、その高レベルの期間において、パルス幅比較回路(14)の出力に基づいて、アノードドライバ(12)の各スイッチが選択的にオンに成さしめられる。

そして、パルス幅カウンタ (15)から出力さ

れた 4 ピットのパルス幅コード信号(クレイ)に 4 ピットのパルス幅 11 0)からの 6 4 0 個の 4 ピットの表示データとかれた 4 ピットの表示データとが 11 0)から 4 0 個ののがれたものの 6 4 0 個のがおれたものからとして、 2 のののののでは 11 10 では 11 10 では

(18) はトリガー電極駆動回路で、これに入力端子(19) から、トリガーパルス下が供給され、ここでトリガー電極制御信号が作られ、このトリガー電極制御信号が、図示を省略したトリガー電極TCに供給される。

次に、ラッチクロックLCKを発生する信号発生器 (3 4 A) を代表して、その構成を説明する。カウンタ (3 3) からの計数出力は、データ比較器 (4 1 a) 、 (4 1 b) に供給される。

(43a)、(43b) は夫々基準値データ発生器で、カウンタ(33)に供給されるクロック CK1、水平同期信号形及び信号発生器(34A)の出力であるラッチクロックしてKのいずれかの 周波数、位相等の違いに応じた複数の基準値データを発生し、夫々セレクタ(42a)、(42b) によって選択された後、デーク比較器(41a)、 (41b) に供給される。

そして、データ比較器(41a)、(41b)で、夫々カウンタ(33)の計数出力と、セレクタ(42a)、(42b)によって選択された、基準値データ発生器(43a)、(43b)からの基準値データとが比較され、その各一致信号がラッチ回路(44a)、(44b)を通じて、RSフリップフロップ回路(45)の夫々セット人力竭子及びリセット入力竭子に供給される。そ

次に、第7図を参照して、第4図で説明したに関明と生活で説明と生活で説明を生間のタイミング信号発生に、第37)について説明する。(33)はカウロックCK」によっ発生回路はカカはのタイミング信号発水でして、第4図のタイミング信号を水でCC、ののタイミング信号を水でCC、ののタイミング信号を水でCC、のののでである。(24)に供給されるドットクロックCCKでの関連はカーである。(10円によりにはして、10円によりにはして、10円によりにはして、10円によりにはいる。(10円によりにはいる。(10円によりにはいる。)にはいる。

そして、このカウンク(33)の計数出力(所定ピットの並列データ)は、夫々例えば第5図のラッチクロックLCK、クリア信号CLh、グレイスケールクロックGCK等を発生する同一構成の信号発生器(34A)、(34B)、・・に供給される。

して、そのフリップフロップ回路 (45) から、 ラッチクロックLCKが出力される。

同様に、信号発生器(3 4 B)等において、クリア信号CLh、グレイスケールクロックGCK等が出力される。

次に、信号発生部(38)について説明する。(35)はカウンタで、これはクロックCK2によって計数されると共に、第4図のタイミング信号発生回路(22)の入力端子(26)に供給されるのロックCK2は、第4図のタイミング信号制かよりの場合と2)の入力端子(25)に供給されるの回路(22)の入力端子(25)に供給される第5回期信号形(その周波を fh とする)(第5回及び第6図)そのもの又はその水平同期信号形を以び第6図)そのもの又はその水平同期信号形を以び第6図)である。

そして、このカウンタ (35) の計数出力 (所定ビットの並列データ) は、夫々例えば第6図の クリア信号で v、シフトデータ55、カソードクロックで、その反転クロック、アウトブットイネー プル信号OE、その反転信号、トリガーパルス TP等を夫々発生する、信号発生器 (3 4) と同一の構成の信号発生器 (3 6 A)、・・・等に供給される。

又、第4図のクイミング信号発生回路(22)の入力端子(23)に入力される表示データDTは入力される表示データDTれた書き込まれ、、とデオRAM(31)に書き込まれ、、出力合うに、各のロック、各同期信号が、第4図の駆動回路(20)に供給される。で、第4図の駆動によって、第4図の取りは、が制される。と共に、アドレスのよって、が扱み出した。で、第4図のブラブを表示で、上述の表示データDTに基づいた表示が成される。

#### (発明が解決しようとする課題)

上述の従来のプラズマ表示装置では、そのタイ

動回路(20)と、外部表示データ、外部クロック及び外部同期信号を受けて、駆動回路(20)に供給する外部表示データ、内部クロック及び内部同期信号を発生するタイミング信号発生回路(22)はおいて、クイミング信号発生回路(22)は「カーック及び内部同期信号の記憶されたメチの部のではよってリセットされると共に、その外部同期信号の周波数より高い周波数を有する外部クロックによって計数され、メモリ(51)、(52)(又は(50))に供給するアドレスカウンタ(33)、(35)(又は(57))とを有するようにしたものである。

#### 〔作用〕

かかる本発明によれば、アドレスカウンタ (33)、(35)(又は(57))が、外部同 期信号によってリセットされる共に、その外部同 ミング信号発生回路(22)の信号発生部 (37)、(38)がロジックICで構成されているため、クイミング信号発生回路(22)の回路が複雑と成ると共に、その実装面積が大きく成り、又、外部クロック及び外部同期信号並びに内部クロック及び内部同期信号の態様が異なる場合には、それに応じて信号発生部(37)、(38)の構成、特に基準値デーク発生器の構成を変えなけれならない。

かかる点に鑑み、本発明は、回路の簡素化及び 実装面積の減少を図ると共に、タイミング信号発 生回路の回路変更を伴わずして、容易に、夫々異 なる態様の外部クロック及び外部同期信号並びに 内部クロック及び内部同期信号に適応させること のできるXYマトリックス表示装置を提案しよう とするものである。

#### (課題を解決するための手段)

本発明は、XYマトリックス表示器(1)と、 そのXYマトリックス表示器(1)を駆動する駆

期信号の周波数より高い周波数を有する外部クロックによって計数され、このアドレスカウのアドレス は (5 7) 〕からのアドレス信号がメモリ(5 1)、(5 2) 〔又は(5 0)〕で供給され、それに基づいて、よ内により(5 1)、(5 2) 〔又は(5 0)〕かられる。それにあり)が内部同期信号が出力される。内部クロック及び内部同期信号が、内部で、元の内部クロック及び内部同期信号が、内部で、元の内部クロック及び内部同期信号が、内部で、元の内部ので、元の内部表示が行われる。

#### (実施例)

以下に、第1図を参照して、本発明をプラズマ表示装置に適用した実施例を説明する。尚、この実施例は、タイミング信号発生回路(22)の構成が、第7図の従来例と異なるだけで、その他の構成は第3図及び第4図と同様であるので、その説明は省略する。

以下に、第1図を参照して、この実施例のタイミング信号発生回路の構成について説明する。先ず、信号発生部(37)について説明する。

そして、このカウンタ (33) の計数出力 (所定ピットの並列データ) は、夫々例えば第5図のラッチクロックLCK、クリア信号CLh、グレイスケールクロックGCK等が記憶されている

ROM (RAMも可) (51) に、アドレス信号 として供給される。このROM (51) は、メモ り制御回路 (56) によって、その読み出しが制 御される。

この R O M (5 1) から読み出されたラッチクロック L C K、クリア信号 C L h、グレイスケールクロック G C K 等は、ラッチ回路 (5 4) を介して、第4図と同様の駆動回路 (2 0) に供給さ

れる.

次に、信号発生部(3 8)について説明する。 (3 5) は第 7 図と同様のカウンタ(ここではアドレスカウンタとして機能する)で、これはクロック C K 2 によって計数されると共に、第 4 図のタイミング信号発生回路(2 2 )の入力端子

(26)に供給される垂直同期信号 既によってりセットされる。クロック C K 2 は、第4図のタイミング信号制御回路 (22)の入力嫡子 (25)に供給される水平同期信号 FFF (その周波数を「hとする) (第5図及び第6図)そのもの又はその水平同期信号 FFF を 通倍比 M (但し、 M = 2、3、4、・・・・)を以て 通倍して 得た クロックである。

そして、このカウンタ(35)の計数出力(所定ビットの並列デーク)は、夫々例えば第6図のクリア信号で、シフトデータSD、カソードクロックで、その反転クロック、アウトブットイネーブル信号OE、その反転信号、トリガーパルス下等が記憶されたROM(RAMも可)(52)に、

アドレス信号として供給される。このROM (5~2) は、上述のメモリ制御回路(5~6)によって、その読み出しが制御される。

この R O M (5 2 )から読み出されたクリア信号CT v 、シフトデータSD、カソードクロックで、

その反転クロック、アウトプットイネーブル信号 OE、その反転信号、トリガーバルスで等が、ラッチ回路 (55) を通じて第4図と同様の駆動回路 (20) に供給される。

又、外部表示データDTは、伝送線しNを通じて、そのまま内部表示データDTとして出力される。

第1図の実施例のタイミング信号発生回路では、信号発生部(37)、(38)を構成するために、カウンタ(33)、(35)及びROM(51)、(52)を夫々2個ずつ設けた場合であるが、第2図に示す如く、夫々1個のカウンタ(57)、ROM(50)にて構成することもできる。

その場合には、カウンタ (57) は、クロック C K によって計数されると共に、第4図のタイミング信号発生回路 (22) の入力竭子 (26) に供給される垂直同期信号でによってリセットされる。クロック C K に、第4図のタイミング信号制御回路 (22) の入力竭子 (24) に供給されるドットクロック D C K (その周波数を f ck と

(20) に供給される。

#### (発明の効果)

上述せる本発明によれば、回路の簡素化及び実装面積の減少を図ると共に、クイミング信号発生回路の回路変更を伴わずして、容易に、夫々異なる態様の外部クロック及び外部同期信号並びに内部クロック及び内部同期信号に適応させることができるようにしたXYマトリックス表示装置を得ることができる。

#### 図面の簡単な説明

第1図及び第2図は夫々本発明の各実施例、特にそのタイミング信号発生回路の部分を示す置に用った。第3図は従来のプラズマ表示装置に用いるプラズマ表示がネルを示す斜視図、第4図は従来のプラズマ表示装置を示すブロック線図、第5図及び第6図は夫々従来のプラズマ表示装置のタイミング信号発生回路を示すブロック線図である。


する) (第 5 図) そのもの又はそのドットクロック D C K を分周比 1 / N (N = 2 、 3 、 4 、 ・・・・) を以て分周して得たクロックである。


そして、このカウンタ (57) の計数出力 (所 定ピットの並列データ)は、失々例えば第5図の ラッチクロックLCK、クリア信号CLh、グレ ィスケールクロックGCK等及び第6図のクリア 信号CC∨、シフトデータSD、カソードクロックで、 その反転クロック、アウトブットイネーブル信号 OE、その反転信号、トリガーパルスで等が記憶さ れたROM (RAMも可) (50) に、アドレス 信号として供給される。このROM(50)は、 メモリ制御回路(56)によって、その読み出し が制御される。このROM (50) から読み出さ れたラッチクロックLCK、クリア信号CLh、 グレイスケールクロックGCK等クリア信号でい、 シフトデータ別、カソードクロックに、その反転 クロック、オウトプットイネープル信号OE、その 反転信号、トリガーパルス印等は、ラッチ回路 (53)を介して、第4図と同様の駆動回路

(1) はプラズマ表示パネル、(20) は駆動回路、(22) はタイミング信号発生回路、(33)、(35)、(57) は夫々アドレスカウンタ、(50)、(51)、(52) は夫々ROMである。


代理人 伊藤 貞


同 松 隈 秀 盛






従来のプラズマ表示パネル 第 3 図






**-919-**

タイミングチャート 第 **5** 図



タイミングチャート 第 6 図



第1頁の続き

⑩発 明 者 遠 藤 譲 一 神奈川県横浜市緑区桂台1-5-5 デイクシー株式会社 内 This Page Blank (usp.

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потиев.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)